synplify pro

synplify很便捷调试综合性的工具，丰富的语言支持，智能化的软件编译减少了本钱功耗，智能化的辨别ram叫你的操作可以愈加的便利，有需要的用户就来下载吧！

synplify官方介绍

synplify pro 电脑版是由世界领先的软件和IP设计，验证和制造电子元件和系统的用法的Synopsys公司推出的综合工具，可以提供用户一个高质量，高性能和易于用的FPGA达成和调试环境，使用FPGA工具套件可以增益设计师迅速进入超结果为复杂的FPGA，面积优化本钱和减少功耗，智能化软错误缓解，分层设计能力和多FPGA厂家的支持。不只这样，synplify还涵盖了可编辑洛期间的综合，验证，调试，物理综合及原型验证等范围。

相比较于传统的综合工具，synplify要快上5~10倍，软件上的所有商品都支持业界标准设计语言并且可以应用于最多的通用操作系统之上，而且synplify在通讯、半导体、航空/航天、计算机等很多范围都有着广泛的应用。

软件闪光点

为复杂可编程逻辑设计提供了出色的HDL综合解决方法；

包括了BEST算法对设计进行整体优化；

自动对重点路径做Retiming，可以提升性能高达25%；

支持VHDL和Verilog的混合设计输入，并支持网表*.edn文件的输入；

synplify增强了对System Verilog的支持；

Pipeline功能提升了乘法器和ROM的性能；

有限状况机优化器可以自动找到最佳的编码办法；

在timing报告和RTL视图及RTL源码之间进行交互索引；

自动辨别RAM，防止了繁复的RAM例化。

synplify特点功能

脚本和TCL对流智能化和可定制的合成、调试和报告的支持

借助Achronix、Altera、格，Micro百度竞价推广i的FPGA优化面积和时序结果，Xilinx

允许并行和/或地理分布设计开发的分层团队设计步骤

综合语言支持包含Verilog，VHDL，SystemVerilog，vhdl-2008和混合语言设计

有限状况机的自动提取与优化的FSM编译器和状况机资源管理器

Graphical state machine viewer to automatically create bubble diagrams for debugging and documenting FSMs

自动存储器和DSP推理提供了一种具备最好面积、功率和时序水平的设计的自动达成。

增量静态时序剖析允许准时的异常约束更新到结果，而不需要重新合成。

交互式图形剖析和调试工具，用于设计诊断、问题隔离、功能和性能剖析。

提取码：ks2j

TAG标签：办公软件(5)synplify(1)

转载请说明来源于绿色软件阁（http://www.naanver.com）

本文地址：http://www.naanver.com/soft/627.html

郑重声明：文章来源于网络作为参考，本站仅用于分享不存储任何下载资源,如果网站中图片和文字侵犯了您的版权，请联系我们处理！邮箱3450399331@qq.com